单片机访问Verilog寄存器
前段时间为了验证单片机和FPGA之间的总线接口，写了一个简单的寄存器，该寄存器符合4T/12T单片机的总线访问时序。单片机可直接读写该寄存器。
设计比较简单，可以用来验证单片机与FPGA的接口，或者修改后直接作为寄存器在工程设计中使用。
废话不多说，直接来CODE：
module register
(
 addr,   //地址总线
 data,   //数据总线
 wr,       //写信号，低有效
 rd,       //读信号，低有效
 ale,     //单片机ALE信号
 psen  //单片机PSEN信号
);input [7:0] addr

……

USB2.0协议中文 USB2.0协议规范中文
之前花了很长的时间在学习USB2.0协议，最近将其整理称为PDF文档。目录结构如下：
1.USB体系简介     
介绍USB2.0的基本只是
2.USB数据流模型    
介绍USB通讯的基本数据通讯模型
3.USB协议层规范    
介绍USB2.0协议层的内容，如数据包的格式，USB传输的各个阶段
4.USB框架    
介绍USB2.0规范中定义的USB描述符、USB标准请求等
5. USB HUB的规范    
这一章节也是本文的重点，因为在其他资料中较少提到

USB电气层、机械层的东西提及较少。
以下为下载，任意下载一份Part_1---Part4就可以了。
如果闲下载四个文件麻烦的话，大家

……

因为一条IDE线折腾了一整天最近在调试一块FPGA板。板外通过５１仿真器访问FPGA内部的资源。设计５１仿真器通过IDE线与FPGA连接。当时的想法是IDE线，仅仅作为连线，将线两端两两连接，而不会在线与线之间形成连接。按照此逻辑，我们在FPGA内部写了一个简单的寄存器，通过51进行读写，调了一整天都没调通，其中有一位始终为低。跟IDE电缆是否连接有很大关系。最后经过检测发现，原来IDE（80线）电缆中定义为GND的线都是短接在一起的，发现此问题后，换了连线再试，一切搞定。
汗啦，以后一定要注意这方面的细节了。

今天在调试一个板子（板B）的时候发现一个奇怪的问题，板子上一个芯片（USB3500）的60M时钟没有输出，仔细一看，原来是晶体没有起振。按照常规思路，我怀疑是电容值不对，check了一下，板子上电容的容量跟参考设计的电容容量值确实不一样，一个是16p一个是33p。遂换上33p的电容，再次测试，发现还是不起振。郁闷中，又换了几种容值的电容，最好发现还是不能起振。
最后连电阻也换了，发现还是不能稳定的起振。同样的板子，另外一块就可以很稳定的起振，即使使用的是16p的电容，假设这块板子为板A。
在多次的测试过程中发现：如果断电后马上再上电，晶体就可以起振，稍微慢一点就不能起振。
另外我们还做了块有USB3500的子卡，这块子卡插在版A上是，可以稳定的起振，而当插在板B上时，则不能起振。
遂怀疑是电源的问题，但是用示波器看电源的信号，没有发现板A和板B有明显的区别。但奇怪的是都能在电源网络观测到一小段振荡的波形，而且幅度还不小。
目前正在郁闷中，哪位有好的建议，不妨给我留个言，或者直接给我发邮件。再次谢过了。

==================

……